Chiplet異構(gòu)集成的市場應(yīng)用現(xiàn)狀

Chiplet異構(gòu)集成在當(dāng)前市場呈現(xiàn)出快速發(fā)展的態(tài)勢。從市場規(guī)模來看，其增長前景十分可觀。據(jù)TFSECURITIES預(yù)計(jì)，2024年Chiplet的市場規(guī)模將達(dá)到58億美元，到2035年則會超過570億美元，展現(xiàn)出迅猛的增長勢頭。計(jì)算Chiplet市場的收入預(yù)計(jì)將從2024年的435億美元增長至2030年的1449億美元，年復(fù)合增長率高達(dá)31%。

在產(chǎn)業(yè)鏈方面，各個(gè)環(huán)節(jié)都積極參與其中。在IP設(shè)計(jì)環(huán)節(jié)，像芯原股份基于Chiplet架構(gòu)設(shè)計(jì)了高端應(yīng)用處理器平臺；在先進(jìn)封裝環(huán)節(jié)，長電科技作為國內(nèi)先進(jìn)封裝龍頭，通富微電利用次微米級interposer以TSV將多芯片整合于單一封裝；封測設(shè)備環(huán)節(jié)有華峰測控提供設(shè)備；IC載板環(huán)節(jié)的興森科技，其ABF載板的高速傳輸特性匹配Chiplet芯片高算力要求；還有華海誠科作為環(huán)氧塑封料稀缺標(biāo)的，有望受益于先進(jìn)封裝和Chiplet發(fā)展。

目前，AMD、英特爾、IBM、英偉達(dá)和臺積電等行業(yè)領(lǐng)軍企業(yè)已經(jīng)積極開始采用Chiplet技術(shù)，并且其應(yīng)用范圍不斷擴(kuò)大。例如在高性能計(jì)算領(lǐng)域，許多企業(yè)利用Chiplet異構(gòu)集成來提升計(jì)算性能，以滿足不斷增長的高性能計(jì)算需求。同時(shí)，消費(fèi)電子領(lǐng)域，包括智能手機(jī)、筆記本電腦和可穿戴設(shè)備等，也對Chiplet技術(shù)有廣泛的應(yīng)用前景，預(yù)計(jì)到2033年，消費(fèi)電子領(lǐng)域?qū)⒃贑hiplet市場中占據(jù)超過26%的份額。

此外，隨著人工智能、數(shù)據(jù)中心、汽車等行業(yè)對高性能計(jì)算需求的不斷增長，Chiplet異構(gòu)集成的應(yīng)用也越來越受到重視。例如在汽車領(lǐng)域，隨著汽車智能化的發(fā)展，對芯片的高性能、低功耗、高可靠性等要求不斷提高，Chiplet異構(gòu)集成技術(shù)能夠滿足這些需求，從而在汽車電子系統(tǒng)中得到應(yīng)用，如汽車的自動(dòng)駕駛系統(tǒng)、智能座艙系統(tǒng)等都有可能采用Chiplet異構(gòu)集成芯片。

Chiplet異構(gòu)集成的熱門應(yīng)用領(lǐng)域

一、人工智能領(lǐng)域

人工智能的發(fā)展對芯片的計(jì)算能力提出了極高的要求。Chiplet異構(gòu)集成技術(shù)能夠?qū)⒉煌δ堋⒉煌瞥痰男酒稍谝黄?，從而?shí)現(xiàn)高性能計(jì)算。例如，將專門用于神經(jīng)網(wǎng)絡(luò)計(jì)算的芯片芯粒與負(fù)責(zé)數(shù)據(jù)存儲和預(yù)處理的芯粒集成，可以大大提高人工智能芯片的整體性能。一些AI芯片制造商利用Chiplet技術(shù)，可以在不依賴最先進(jìn)制程的情況下，實(shí)現(xiàn)與先進(jìn)制程相接近的性能，降低了成本的同時(shí)提高了開發(fā)效率。像北極雄芯發(fā)布的國內(nèi)首款基于異構(gòu)Chiplet集成的智能處理芯片“啟明930”，中央控制芯粒采用RISC - V CPU核心，同時(shí)可通過高速接口搭載多個(gè)功能型芯粒，可用于AI推理、隱私計(jì)算、工業(yè)智能等不同場景，其自研NPU在主流AI模型應(yīng)用上的平均算力利用率超70%。

二、數(shù)據(jù)中心領(lǐng)域

數(shù)據(jù)中心需要處理海量的數(shù)據(jù)，對芯片的算力、存儲、帶寬等方面都有很高的要求。Chiplet異構(gòu)集成可以靈活組合不同的芯粒來滿足這些需求。比如將高算力的計(jì)算芯粒和大容量的存儲芯粒集成在一起，提高數(shù)據(jù)處理速度。而且，數(shù)據(jù)中心對成本比較敏感，Chiplet技術(shù)可以通過采用不同制程的芯粒，在保證性能的前提下降低成本。目前，數(shù)據(jù)中心是Chiplet應(yīng)用需求較大的領(lǐng)域，甚至有機(jī)構(gòu)預(yù)測2024年Chiplet數(shù)據(jù)中心應(yīng)用占有率會達(dá)到40%，實(shí)際占有率可能遠(yuǎn)超這個(gè)數(shù)字。

三、汽車領(lǐng)域

隨著汽車向智能化、電動(dòng)化發(fā)展，汽車電子系統(tǒng)變得越來越復(fù)雜，對芯片的可靠性、安全性、高性能等要求也日益提高。Chiplet異構(gòu)集成技術(shù)可以將不同功能的芯片集成在一個(gè)封裝內(nèi)，滿足汽車電子系統(tǒng)多方面的需求。例如，將負(fù)責(zé)汽車動(dòng)力系統(tǒng)控制的芯片芯粒、自動(dòng)駕駛相關(guān)的計(jì)算芯粒以及汽車娛樂系統(tǒng)的芯片芯粒等集成在一起，可以減少芯片的體積，提高系統(tǒng)的集成度和可靠性。一些車規(guī)級芯片制造商開始采用Chiplet技術(shù)來提升產(chǎn)品的競爭力，以適應(yīng)汽車行業(yè)快速發(fā)展的需求。

四、消費(fèi)電子領(lǐng)域

在消費(fèi)電子產(chǎn)品如智能手機(jī)、筆記本電腦和可穿戴設(shè)備中，空間和功耗是非常重要的考慮因素。Chiplet異構(gòu)集成技術(shù)可以在有限的空間內(nèi)集成更多的功能，并且通過合理組合不同制程的芯粒來優(yōu)化功耗。例如在智能手機(jī)中，可以將應(yīng)用處理器、圖形處理器、基帶芯片等以Chiplet的形式集成在一起，提高手機(jī)的性能，同時(shí)降低功耗，延長電池續(xù)航時(shí)間。預(yù)計(jì)到2033年，消費(fèi)電子領(lǐng)域在Chiplet市場中所占份額將超過26%，這表明其在該領(lǐng)域有著廣闊的應(yīng)用前景。

Chiplet異構(gòu)集成市場應(yīng)用的未來趨勢

一、生態(tài)系統(tǒng)走向開放與互操作

隨著越來越多廠商采納UCIe（Universal Chiplet Interconnect Express，通用小芯片互連通道）標(biāo)準(zhǔn)，其影響力逐漸擴(kuò)大，圍繞UCIe會形成一個(gè)更加開放、互聯(lián)的生態(tài)模式。目前，英特爾、AMD和Arm等聯(lián)合發(fā)布了UCIe標(biāo)準(zhǔn)，旨在構(gòu)建一個(gè)完整且兼容的Chiplet生態(tài)系統(tǒng)。未來，不同供應(yīng)商的Chiplet能夠更容易地實(shí)現(xiàn)封裝內(nèi)的互聯(lián)，這將促進(jìn)各廠商之間的合作與互操作性，推動(dòng)整個(gè)行業(yè)向前發(fā)展。例如，阿里云作為UCIe的成員，在UCIe的生態(tài)建設(shè)和推廣方面做了大量工作，并且與上下游伙伴密切合作，致力于實(shí)現(xiàn)更加開放且穩(wěn)定的芯片供應(yīng)鏈模式。

二、技術(shù)創(chuàng)新推動(dòng)性能提升

在AI技術(shù)快速發(fā)展的背景下，系統(tǒng)集成的密度和帶寬密度不斷增加。例如，系統(tǒng)互聯(lián)技術(shù)將從當(dāng)前的112G進(jìn)一步發(fā)展到224G，在Chiplet層面，UCIe標(biāo)準(zhǔn)也在向48G甚至64G演進(jìn)，帶寬密度越來越高。基于玻璃基板的3D集成應(yīng)用可能會比預(yù)想的更快普及，這些新技術(shù)將為Chiplet設(shè)計(jì)和制造帶來新的可能性。此外，異構(gòu)集成將朝著單芯片、百萬級別的連線，還有功能完整的形態(tài)發(fā)展，這將進(jìn)一步提升Chiplet芯片的性能，滿足未來對高性能計(jì)算的需求。

三、應(yīng)用范圍不斷拓展

從目前主要應(yīng)用在高性能計(jì)算相關(guān)領(lǐng)域，如服務(wù)器處理器芯片、人工智能加速芯片、通信芯片、車規(guī)級芯片、移動(dòng)與桌面處理器芯片、晶圓級處理器芯片等，未來Chiplet異構(gòu)集成的應(yīng)用范圍將進(jìn)一步拓展到更多的行業(yè)和領(lǐng)域。隨著各行各業(yè)數(shù)字化轉(zhuǎn)型的加速，對芯片性能、成本、功耗等方面的要求不斷提高，Chiplet異構(gòu)集成技術(shù)憑借其優(yōu)勢，有望在更多的場景中得到應(yīng)用，如物聯(lián)網(wǎng)、工業(yè)控制、醫(yī)療設(shè)備等領(lǐng)域。

四、成本與性能的進(jìn)一步優(yōu)化

Chiplet異構(gòu)集成技術(shù)將在成本與性能的平衡上不斷優(yōu)化。在成本方面，通過采用不同制程的芯粒，可以降低對先進(jìn)制程的依賴，從而減少芯片的制造成本。同時(shí)，Chiplet技術(shù)可以提高量產(chǎn)良率，進(jìn)一步降低量產(chǎn)成本。在性能方面，通過異構(gòu)集成不同功能的芯粒，可以實(shí)現(xiàn)更高的計(jì)算性能、更低的功耗以及更好的可靠性。例如，相比SoC，Chiplet至少可以降低20% - 30%的研發(fā)成本，并且可以顯著提高量產(chǎn)良率，綜合來看降低了芯片的研發(fā)和量產(chǎn)成本。

不同行業(yè)中Chiplet異構(gòu)集成的應(yīng)用案例

一、工業(yè)設(shè)計(jì)領(lǐng)域 - 江蘇長電科技股份有限公司案例

在工業(yè)設(shè)計(jì)領(lǐng)域，長電科技的Chiplet異構(gòu)集成技術(shù)有著創(chuàng)新的應(yīng)用?，F(xiàn)代集成電路制造工藝面臨瓶頸時(shí)，Chiplet技術(shù)將不同工藝節(jié)點(diǎn)和不同材質(zhì)的芯片通過先進(jìn)的集成技術(shù)封裝集成在一起，形成一個(gè)系統(tǒng)芯片。長電在2021年7月推出的XDFOI全系列極高密度扇出型封裝解決方案，線寬或線距最小可達(dá)到2μm的同時(shí)，可實(shí)現(xiàn)多層布線層，集成多顆芯片、高帶寬內(nèi)存和無源器件。該技術(shù)在系統(tǒng)成本、封裝尺寸具有一定優(yōu)勢，可以應(yīng)用于工業(yè)、通信、汽車、人工智能等多個(gè)領(lǐng)域。此外，長電已加入U(xiǎn)CIe產(chǎn)業(yè)聯(lián)盟，共同致力于Chiplet核心技術(shù)突破和成品創(chuàng)新發(fā)展。通過這些方式，Chiplet異構(gòu)集成在工業(yè)設(shè)計(jì)領(lǐng)域?qū)崿F(xiàn)了突破傳統(tǒng)SoC制造面臨的諸多挑戰(zhàn)（掩膜規(guī)模極限和功能極限等），從而大幅提高芯片的良率，有利于降低設(shè)計(jì)復(fù)雜度、設(shè)計(jì)成本及芯片制造成本，并且繼承了SoC的IP可復(fù)用特點(diǎn)，進(jìn)一步開啟了半導(dǎo)體IP的新型復(fù)用模式，縮短芯片上市時(shí)間。

二、人工智能領(lǐng)域 - 北極雄芯案例

北極雄芯深耕Chiplet領(lǐng)域多年，發(fā)布了國內(nèi)首款基于異構(gòu)Chiplet集成的智能處理芯片“啟明930”。這款芯片中央控制芯粒采用RISC - V CPU核心，同時(shí)可通過高速接口搭載多個(gè)功能型芯粒，基于國產(chǎn)基板材料以及2.5D封裝，做到8 - 20T的算力靈活拓展，支持主流AI算子，平均利用率達(dá)到75%以上?？捎糜贏I推理、隱私計(jì)算、工業(yè)智能等不同場景，目前已與多家AI下游場景合作伙伴進(jìn)行測試。北極雄芯源于清華大學(xué)交叉信息研究院，其核心研發(fā)團(tuán)隊(duì)擁有豐富的經(jīng)驗(yàn)，以清華大學(xué)交叉信息研究院在人工智能及前沿架構(gòu)領(lǐng)域的探索為牽引，從芯片架構(gòu)底層將各場景需求中的通用模塊與專用模塊解耦，分別設(shè)計(jì)制造小芯粒并集成，可支持不同制程模塊的互聯(lián)，并且針對全國產(chǎn)封裝供應(yīng)鏈進(jìn)行了優(yōu)化，有效緩解各行業(yè)算力需求方在性能、成本、迭代周期、供應(yīng)鏈保障等各方面的核心痛點(diǎn)。

三、汽車領(lǐng)域 - 潛在應(yīng)用案例

在汽車領(lǐng)域，隨著汽車智能化程度的不斷提高，自動(dòng)駕駛、智能座艙等功能對芯片性能和可靠性提出了更高的要求。雖然沒有明確提及某一特定的成功應(yīng)用案例，但從需求角度來看，Chiplet異構(gòu)集成技術(shù)有著很大的應(yīng)用潛力。例如，將負(fù)責(zé)汽車自動(dòng)駕駛功能中的傳感器數(shù)據(jù)處理芯片芯粒、決策計(jì)算芯片芯粒與負(fù)責(zé)智能座艙娛樂系統(tǒng)、車輛安全監(jiān)控系統(tǒng)等不同功能的芯片芯粒通過異構(gòu)集成技術(shù)封裝在一起，可以提高汽車電子系統(tǒng)的集成度和可靠性，同時(shí)滿足不同功能對芯片性能的要求。這樣可以減少芯片的體積，降低布線復(fù)雜度，提高汽車電子系統(tǒng)的整體性能，并且在成本控制方面也有一定的優(yōu)勢，適應(yīng)汽車行業(yè)對成本較為敏感的特點(diǎn)。

Chiplet異構(gòu)集成市場應(yīng)用的挑戰(zhàn)與機(jī)遇

一、挑戰(zhàn)

（一）設(shè)計(jì)方面

1. 復(fù)雜度增加

• Chiplet異構(gòu)集成需要將不同功能、不同制程的芯片集成在一起，這使得芯片設(shè)計(jì)的復(fù)雜度大大增加。設(shè)計(jì)師需要考慮各個(gè)芯粒之間的兼容性、互聯(lián)性等問題。例如，不同芯粒可能采用不同的接口標(biāo)準(zhǔn)，如何實(shí)現(xiàn)這些芯粒之間的高效互聯(lián)是一個(gè)挑戰(zhàn)。而且，在設(shè)計(jì)過程中要確保各個(gè)芯粒之間的協(xié)同工作，避免出現(xiàn)性能瓶頸或者功能沖突等問題。

2. 測試和驗(yàn)證困難

• 目前的測試流程基本上是把所有Chiplet放在一起作為一個(gè)整體來做的，但如果要實(shí)現(xiàn)一個(gè)off - the - shelf的Chiplet市場模式，單個(gè)Chiplet的測試驗(yàn)證工作需要做得更加完備。這意味著需要開發(fā)新的測試方法和工具，來確保每個(gè)芯粒在集成之前都是符合要求的。例如，在測試過程中，如何準(zhǔn)確檢測出每個(gè)芯粒的性能、功能是否正常，以及是否存在潛在的缺陷等問題是比較困難的。

（二）成本方面

1. 封裝成本

• Chiplet芯片需基于先進(jìn)封裝，其封裝成本較SoC有所提升。傳統(tǒng)封裝約占據(jù)芯片量產(chǎn)成本10%，而先進(jìn)封裝則普遍要占到30%甚至更多。這是因?yàn)橄冗M(jìn)封裝技術(shù)更為復(fù)雜，例如在實(shí)現(xiàn)不同芯粒的集成時(shí)，可能需要采用特殊的封裝工藝，如2.5D或3D封裝，這些封裝工藝的設(shè)備投入、材料成本等都比較高。

（三）生態(tài)方面

1. 缺乏成熟商業(yè)模式

• Chiplet帶來了范式的改變，使得芯片的最終用戶可以參與到整個(gè)芯片規(guī)格的制定過程中，這是對傳統(tǒng)芯片設(shè)計(jì)的一個(gè)重大變化。然而，目前還缺少一種成熟的商業(yè)模式或制作模式。例如，在Chiplet的供應(yīng)、采購、集成等環(huán)節(jié)，如何建立合理的價(jià)格體系、質(zhì)量保證體系以及合作模式等都是需要解決的問題。

2. 標(biāo)準(zhǔn)兼容性

• 雖然UCIe等標(biāo)準(zhǔn)在推動(dòng)Chiplet的互聯(lián)方面起到了重要作用，但目前仍然存在不同標(biāo)準(zhǔn)之間的兼容性問題。例如，在物理層之間等方面，不同Chiplet標(biāo)準(zhǔn)之間可能存在差異，這會影響不同供應(yīng)商的Chiplet之間的互聯(lián)和互操作性。

二、機(jī)遇

（一）技術(shù)突破

1. 延續(xù)摩爾定律

• 在摩爾定律逐漸失效的情況下，Chiplet異構(gòu)集成技術(shù)為芯片性能提升提供了新的途徑。它可以突破傳統(tǒng)單芯片的上限，進(jìn)一步提高芯片的集成度。例如，通過將復(fù)雜SoC芯片分成更小的芯片，可以提升復(fù)雜SoC芯片的良率，降低芯片設(shè)計(jì)成本。因?yàn)閱涡酒拿娣e越大其良率越低，對應(yīng)的芯片制造成本也就越高，而Chiplet技術(shù)將大芯片切割成小芯片，可以有效應(yīng)對這一問題。

2. 滿足高性能計(jì)算需求

• 隨著人工智能、數(shù)據(jù)中心、汽車和消費(fèi)電子產(chǎn)品等行業(yè)對高性能計(jì)算的需求不斷成長，Chiplet異構(gòu)集成技術(shù)能夠滿足這些需求。它可以靈活組合不同功能、不同制程的芯粒，實(shí)現(xiàn)高性能計(jì)算。例如在數(shù)據(jù)中心處理海量數(shù)據(jù)時(shí)，通過將高算力的計(jì)算芯粒和大容量的存儲芯粒集成在一起，可以提高數(shù)據(jù)處理速度，適應(yīng)高性能計(jì)算的需求。

（二）產(chǎn)業(yè)發(fā)展

1. 推動(dòng)產(chǎn)業(yè)鏈變革

• Chiplet技術(shù)涉及從上游IP、EDA、設(shè)計(jì)到中游制造，再到下游封測等整個(gè)半導(dǎo)體產(chǎn)業(yè)鏈的革新。例如在IP設(shè)計(jì)環(huán)節(jié)，會催生新的IP需求，如die - to - die接口IP和部分測試IP；在封裝環(huán)節(jié)，提升了先進(jìn)封裝在半導(dǎo)體產(chǎn)業(yè)的價(jià)值和地位，并且由于Chiplet對先進(jìn)封裝的需求顯著，使得封裝環(huán)節(jié)的毛利率提高。這有助于推動(dòng)整個(gè)半導(dǎo)體產(chǎn)業(yè)鏈的升級和發(fā)展。

2. 國產(chǎn)半導(dǎo)體發(fā)展機(jī)遇

• 在當(dāng)前國際形勢下，我國半導(dǎo)體產(chǎn)業(yè)發(fā)展在晶圓制造、封裝、設(shè)備及材料等各環(huán)節(jié)面臨諸多掣肘，Chiplet架構(gòu)更是成為我國半導(dǎo)體產(chǎn)業(yè)未來發(fā)展的破局點(diǎn)。我國企業(yè)可以通過發(fā)展Chiplet技術(shù)，在芯片設(shè)計(jì)、封裝等環(huán)節(jié)發(fā)揮自身優(yōu)勢，實(shí)現(xiàn)彎道超車。例如，我國一些企業(yè)已經(jīng)在Chiplet技術(shù)的研發(fā)、應(yīng)用方面取得了一定的成果，如北極雄芯發(fā)布了國內(nèi)首款基于異構(gòu)Chiplet集成的智能處理芯片，長電科技在Chiplet異構(gòu)集成的工業(yè)應(yīng)用方面有創(chuàng)新等。

先進(jìn)芯片封裝清洗介紹

·         合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

·         水基清洗的工藝和設(shè)備配置選擇對清洗精密器件尤其重要，一旦選定，就會作為一個(gè)長期的使用和運(yùn)行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

·         污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

·         這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

·         合明科技運(yùn)用自身原創(chuàng)的產(chǎn)品技術(shù)，滿足芯片封裝工藝制程清洗的高難度技術(shù)要求，打破國外廠商在行業(yè)中的壟斷地位，為芯片封裝材料全面國產(chǎn)自主提供強(qiáng)有力的支持。