一、晶圓級封裝技術(shù)可定義

晶圓級封裝技術(shù)可定義為：直接在晶圓上進(jìn)行大部分或全部的封裝、測試程序，然后再進(jìn)行安裝焊球并切割，產(chǎn)出一顆顆的 IC 成品單元（如下圖所示）。

1. 縮短設(shè)計(jì)和生產(chǎn)周期，降低整體項(xiàng)目成本；

2. 在晶圓級實(shí)現(xiàn)高密度 I/O 互聯(lián)，縮小線距；

3. 優(yōu)化電、熱特性，尤其適用于射頻/微波、高速信號(hào)傳輸、超低功耗等應(yīng)用；

4. 封裝尺寸更小、用料更少，與輕薄、短小、價(jià)優(yōu)的智能手機(jī)、可穿戴類產(chǎn)品達(dá)到完美契合；

5. 實(shí)現(xiàn)多功能整合，如系統(tǒng)級封裝（System in Package，SiP）、集成無源件（Integrated Passive Devices，IPD）等。

需要強(qiáng)調(diào)的一點(diǎn)是，與打線型封裝技術(shù)不同，用晶圓級封裝技術(shù)來實(shí)現(xiàn)腔內(nèi)信號(hào)布線（Internal Signal Routing）有多個(gè)選項(xiàng)：晶圓級凸塊（Wafer Bumping）技術(shù)、再分布層（Re-Distribution Layer）技術(shù)、硅介層（Silicon Interposer）技術(shù)、硅穿孔（Through Silicon Via）技術(shù)等。

1. 晶圓級凸塊（Wafer Bumping）技術(shù)；

2. 扇入型（Fan-In）晶圓級封裝技術(shù)；

3. 扇出型（Fan-Out）晶圓級封裝技術(shù)；

4. 2.5D 晶圓級封裝技術(shù)（包含IPD）；

5. 3D 晶圓級封裝技術(shù)（包含IPD）。

晶圓凸塊（Wafer Bumping），顧名思義，即是在切割晶圓之前，于晶圓的預(yù)設(shè)位置上形成或安裝焊球（亦稱凸塊）。晶圓凸塊是實(shí)現(xiàn)芯片與 PCB 或基板（Substrate）互連的關(guān)鍵技術(shù)。凸塊的選材、構(gòu)造、尺寸設(shè)計(jì)，受多種因素影響，如封裝大小、成本及電氣、機(jī)械、散熱等性能要求。下圖所示為幾款典型的晶圓凸塊實(shí)例：

四、晶圓級封裝-扇出型封裝（Fan-Out Wafer Level Package，F(xiàn)OWLP） 及扇入扇出混合型（Hybrid Fan-In/Fan-Out）：

扇入型晶圓級封裝（Fan-In Wafer Level Package，F(xiàn)IWLP）技術(shù)，業(yè)內(nèi)亦稱晶圓級芯片規(guī)模封裝（Wafer Level Chip Scale Package，WLCSP）技術(shù)，是當(dāng)今各類晶圓級封裝技術(shù)中的主力，主要供給手機(jī)、智能穿戴等便攜型電子產(chǎn)品市場。

隨著便攜型電子產(chǎn)品的空間不斷縮小、工作頻率日益升高及功能需求的多樣化，芯片輸入/輸出（I/O）信號(hào)接口的數(shù)目大幅增加，凸塊及焊球間距（Bump Pitch & Ball Pitch）的精密程度要求漸趨嚴(yán)格，再分布層（RDL）技術(shù)的量產(chǎn)良率也因此越發(fā)受重視。在這種背景下，扇出型封裝（Fan-Out Wafer Level Package，F(xiàn)OWLP） 及扇入扇出混合型（Hybrid Fan-In/Fan-Out）等高端晶圓級封裝技術(shù)應(yīng)運(yùn)而生。下圖所示為FIWLP（左）、FOWLP（右）的典型結(jié)構(gòu)：

五、晶圓級封裝制程：再分布層（Re Distribution Layer, RDL）技術(shù)

在晶圓級封裝制程里, 再分布層（Re Distribution Layer, RDL）技術(shù)主要用于在裸芯（Bare Die）和焊球之間重新規(guī)劃（也可理解為優(yōu)化）信號(hào)布線、傳輸?shù)穆窂剑赃_(dá)到將晶圓級封裝產(chǎn)品的信號(hào)互聯(lián)密度、整體靈活度最大化的目的。RDL 的技術(shù)核心，簡單來說就是在原本的晶圓上附加一層或多層的橫向連接，用來傳輸信號(hào)。

下圖所示為典型的 Chip-First RDL 方案。值得注意的是，在該方案中有兩層電介質(zhì)（Dielectric）材料，用來保護(hù)被其包裹的 RDL 層（可理解為應(yīng)力緩沖）。另外，凸塊冶金（Under Bump Metallurgy，UBM）技術(shù)在這里也派上了用場，來幫助觸點(diǎn)（Contact Pad）支撐焊球、RDL 還有電介質(zhì)。

隨著超高密度多芯片模組（Multiple Chip Module，MCM）乃至系統(tǒng)級封裝（SiP）產(chǎn)品在 5G、AI、高性能運(yùn)算、汽車自動(dòng)駕駛等領(lǐng)域的普及，2.5D 和 3D 晶圓級封裝技術(shù)備受設(shè)計(jì)人員青睞。下圖所示為 2.5D（左）和 3D（右）晶圓級封裝技術(shù)。

如上方圖左所示，對 2.5D 晶圓級封裝技術(shù)而言，兩顆芯片的信號(hào)互聯(lián)，可以通過再分布層（Re-Distribution Layer，RDL）或者硅介層（Silicon Interposer）技術(shù)來實(shí)現(xiàn)。

如上方圖右所示，對 3D 晶圓級封裝技術(shù)而言，邏輯、通訊類芯片如 CPU、GPU、ASIC、PHY 的信號(hào)互聯(lián)，也可通過再分布層（RDL）或硅介層（Silicon Interposer）技術(shù)來實(shí)現(xiàn)。但是，3D 堆疊起來的多個(gè)高帶寬存儲(chǔ)（High-Bandwidth Memory，HBM）芯片與其底部的邏輯類芯片的信號(hào)互聯(lián)，則由硅穿孔（Through Silicon Via，TSV）技術(shù)來實(shí)現(xiàn)。當(dāng)然，以上幾種互聯(lián)（Interconnect）如何取舍，需根據(jù)實(shí)際規(guī)格、成本目標(biāo)具體問題具體分析。

不論著眼現(xiàn)在，還是放眼未來，隨著 5G、人工智能、物聯(lián)網(wǎng)等大技術(shù)趨勢奔涌而至，在高密度異構(gòu)集成的技術(shù)競賽中，晶圓級封裝技術(shù)必將占有一席之地。

六、先進(jìn)封裝清洗劑介紹

芯片級封裝在nm級間距進(jìn)行焊接,助焊劑作用后留下的活性劑等吸濕性物質(zhì),較小的層間距如存有少量的吸濕性活性劑足以占據(jù)相對較大的芯片空間,影響芯片可靠性。要將有限的空間里將殘留物帶離清除,清洗劑需要具備較低的表面張力滲入層間芯片,達(dá)到將殘留帶離的目的。

合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

水基清洗的工藝和設(shè)備配置選擇對清洗精密器件尤其重要，一旦選定，就會(huì)作為一個(gè)長期的使用和運(yùn)行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會(huì)導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

合明科技是一家電子水基清洗劑 環(huán)保清洗劑生產(chǎn)廠家,其產(chǎn)品覆蓋先進(jìn)封裝清洗劑、半導(dǎo)體清洗、芯片清洗、PCBA電路板清洗劑、助焊劑清洗劑等電子加工過程整個(gè)領(lǐng)域。合明科技先進(jìn)封裝清洗劑產(chǎn)品包含晶圓級封裝清洗劑、SIP系統(tǒng)級封裝清洗劑、倒裝芯片清洗劑、POP堆疊芯片清洗劑等。

推薦使用合明科技水基清洗劑產(chǎn)品。